CPU/RISC-V
のバックアップ(No.4)
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
バックアップ一覧
差分
を表示
現在との差分
を表示
ソース
を表示
CPU/RISC-V
へ行く。
1 (2017-11-29 (水) 23:19:57)
2 (2017-12-04 (月) 22:25:09)
3 (2017-12-28 (木) 20:49:24)
4 (2018-11-24 (土) 16:54:55)
5 (2018-12-04 (火) 22:27:23)
6 (2018-12-16 (日) 18:42:39)
7 (2018-12-19 (水) 22:50:20)
8 (2019-06-27 (木) 21:03:55)
9 (2019-09-16 (月) 09:27:33)
10 (2019-09-16 (月) 13:12:32)
11 (2019-09-19 (木) 00:08:42)
12 (2019-09-25 (水) 21:44:52)
13 (2020-04-20 (月) 20:12:06)
14 (2020-06-14 (日) 14:31:32)
15 (2020-12-05 (土) 17:59:25)
16 (2020-12-19 (土) 19:34:40)
17 (2020-12-29 (火) 21:18:38)
18 (2021-01-17 (日) 18:21:57)
19 (2021-02-23 (火) 17:15:48)
20 (2021-03-28 (日) 18:27:24)
21 (2021-07-01 (木) 23:11:17)
22 (2021-10-26 (火) 15:00:12)
23 (2021-12-27 (月) 08:40:35)
RISC-V Foundation
日本でも世界でも注目を集める「RISC-V」
注目を集める新しいRISCアーキテクチャ「RISC-V」
RISC-Vが目指すもの
RISC-Vの基本命令
RISC-Vの実力はどの程度なのか
海外で急激に盛り上がる新CPU命令アーキテクチャ「RISC-V」
RISC-V Day 2017 Tokyo
元TransmetaのDitzel氏が新会社で4,000コア以上のRISC-V CPUを発表
プロセッサ
†
Rocket
BOOM
lowRISC
Freedom
SCR1
↑
CPUボード
†
↑
Sipeed MAIX
†
64bit RISC-Vデュアルコア+KPU——25.4×25.4mmでAIエッジコンピューティングに適した「Sipeed MAIX」
↑
HiFive1
†
HiFive1(Arduino互換RISC-Vボード) を動かしてみる
HiFive1 の環境セットアップとサンプル実行
RISC-Vなマイコンボード (HiFive1) を試す
↑
開発
†
↑
Go
†
riscv-go